

# **Архитектура вычислительных систем и компьютерных сетей**

*Вошинская Гильда Эдгаровна*


## *Управление памятью*

Ключевой момент управления памятью в процессоре 80286 — *преобразование адреса*, т. е. превращение адресов, используемых программами, в адреса, воспринимаемые схемами памяти.

Указатель в процессоре 80286 (и в микропроцессорах 8086, 8088 и 80186) имеет длину 32 бита.

Он состоит из 16-битного селектора сегмента и 16-битного смещения в выбранном сегменте


# Вычисление физического адреса в реальном режиме



Преобразование логического адреса в физический  
при сегментной адресации памяти в R-режиме

# Сегментная адресация памяти в V-режиме процессора 80286

Кроме сегментных регистров в Р- и V-режимах, в преобразовании адреса участвуют регистры GDTR, LDTR и две дескрипторные таблицы. Селектор состоит из трех полей: Index, TI, RPL.




Формат селектора адреса

Поле Index является точкой входа (смещение в байтах от начала) в таблице, содержащей информацию о расположении сегмента в физической памяти и его атрибутах защиты. Каждая строка в такой таблице называется *дескриптором*, а сама таблица дескрипторной. GDT – глобальная дескрипторная таблица. LDT – локальная дескрипторная таблица. Формат обеих таблиц абсолютно одинаковый. Для выбора конкретной таблицы служит поле TI. Поле RPL содержит так называемый запрашиваемый уровень привилегий.

## *Дескриптор сегмента*

занимает 64 бита для любой модели процессора. Формат различен, т.к. процессор 80286 имеет 16 разрядную архитектуру и 24 разрядную шину адреса памяти, а начиная с 80386 процессоры стали 32 разрядными и шина адреса памяти стала 32 разрядной.

# Формат дескриптора сегмента



Формат дескриптора сегмента

# Формат дескриптора сегмента

Поле **TYPE** определяет тип сегмента:

|            |   |                                                       |
|------------|---|-------------------------------------------------------|
| <b>000</b> | - | <b>сегмент данных, только чтение</b>                  |
| <b>001</b> | - | <b>сегмент данных, чтение/запись</b>                  |
| <b>010</b> | - | <b>сегмент стека, только чтение (не используется)</b> |
| <b>011</b> | - | <b>сегмент стека, чтение/запись</b>                   |
| <b>100</b> | - | <b>сегмент кода, только выполнение</b>                |
| <b>101</b> | - | <b>сегмент кода, чтение/выполнение</b>                |
| <b>110</b> | - | <b>подчиненный сегмент кода, только выполнение</b>    |
| <b>111</b> | - | <b>подчиненный сегмент кода, чтение/выполнение</b>    |



# Формат дескриптора сегмента

*Поле S* содержит 1 для сегментов памяти и 0 для системных объектов. Системный объект может являться, а может и не являться, сегментом памяти. Например, поле TYPE=001, если S=1, то это дескриптор сегмента данных с разрешенными записью и считыванием, а если S=0, то это дескриптор локальной таблицы дескрипторов LDT.

# Формат дескриптора сегмента

*Поле DPL* содержит уровень привилегий дескриптора.

*Поле G* описывает *гранулярность* сегмента.

Влияет на интерпретацию поля предела.

Если  $G=0$ , то сегмент имеет байтную гранулярность, то есть поле предела задает размер сегмента в байтах.

Если  $G=1$ , то сегмент имеет страничную гранулярность, то есть поле предела задает размер сегмента в страницах по 4К байт.

# Формат дескриптора сегмента

*Поле D* задает разрядность сегмента.

Если  $D=0$ , то сегмент содержит 16-разрядные данные.

Если  $D=1$ , то сегмент содержит 32-разрядные данные. Это поле определяет совместимость Р режимов процессоров старших моделей с V режимом процессора 80286.

# Формат дескриптора сегмента

*Поле P* – бит присутствия.

Если  $P=1$ , то сегмент находится в памяти.

Если  $P=0$ , то при обращении к сегменту возникает прерывание.

*Поле A* – бит обращения. Процессор устанавливает этот бит при обращении к сегменту, описываемому данным дескриптором. Операционная система может периодически сбрасывать этот бит, а при нехватке памяти выгружать на диск те сегменты, для которых не было обращения, то есть этот бит остался 0.<sup>12</sup>


# Формат дескриптора сегмента

*Поле U* – пользовательский бит. Может использоваться системными программистами и операционными системами по своему усмотрению.

*Поле X* зарезервировано фирмой Intel и должно быть 0.

## Формат регистра GDTR

Поле базового адреса занимает 24 бита для процессора 80286, и 32 бита для процессоров начиная с 80386. Поле предела содержит размер глобальной таблицы в байтах.



Формат регистра GDTR

## *Местоположение локальной дескрипторной таблицы*


---

задается дескриптором, расположенным в глобальной таблице.

Соответственно и регистр LDTR занимает только 16 бит.

Фактически он является селектором адреса LDT.

# Схема преобразования адреса





# Обращение к памяти в V-режиме

1. Взять селектор из сегментного регистра.
2. Если  $TI=0$  (GDT), взять из регистра GDTR адрес дескрипторной таблицы и перейти к шагу 4.
3. Если  $TI=1$  (LDT), то
  - а) взять селектор сегмента LDT из регистра LDTR.
  - б) выделить в селекторе поле индекса, умножить индекс на 8.
  - в) прибавить результат к адресу GDT из регистра GDTR.
  - г) считать из памяти адресуемый дескриптор.выделить из этого дескриптора базовый адрес сегмента, содержащего таблицу LDT. Полученный базовый адрес – адрес дескрипторной таблицы. Перейти к шагу 4.

# *Обращение к памяти в V-режиме*

4. Выделить значение из поля индекса селектора, умножить его на 8 и прибавить к адресу дескрипторной таблицы. Считать из памяти дескриптор по этому адресу.
5. Выделить из дескриптора базовый адрес сегмента.
6. Прибавить значение смещения к базовому адресу. Это и будет физический адрес.

---

# *Страничная адресация памяти в Р- режиме процессоров начиная с 80386*

## *Нововведения 80386*

1. Логический адрес стал 48 разрядным. 16 разрядов сегмент и 32 разряда смещение.

32 разряда смещения позволяют непосредственно адресовать 4Г памяти.

Модель памяти, где не требуется управлять содержимым сегментных регистров называется плоской (FLAT - 4Г байт). Она в точности совпадает с крошечной моделью (TINY - 64К байт).

## *Нововведения 80386*

2. Появился режим виртуального 8086 (V режим). Теперь стало возможным запускать старые программы, написанные для 8086, и при этом операционная система сохраняла полный контроль над ситуацией.
3. Процессор получил возможность свободно переключаться между режимами, R, V и P. Операционные системы получили «свободу маневра».

## Нововведения 80386

4. Появился еще один уровень абстракции в преобразовании логических адресов в физические. Так называемая *страничная адресация*. Она позволила существенно упростить реализацию виртуальной памяти и добавила гибкости в управление памятью операционной системой.

# *Страничная трансляция адреса*

полностью прозрачна для прикладных программ.

Она не отменяет и не заменяет сегментное преобразование адресов.

Страничная трансляция действует только в Р и V режимах.

Страничная трансляция действует после сегментного преобразования.

# Страничная трансляция адреса


Когда трансляция включена, адрес на выходе устройства сегментации называется *ЛИНЕЙНЫМ АДРЕСОМ*, *физическим* адресом в этом случае является адрес на выходе устройства трансляции страниц.

Когда трансляция выключена, адрес с выхода устройства сегментации является физическим адресом.



## Страничная трансляция адреса

В страничном преобразовании адреса участвуют, кроме всех перечисленных ранее регистров, регистр CR3, каталог страниц и таблицы страниц.



Формат линейного адреса

# Линейный адрес


состоит из трех частей.

*Смещение*, как и смещение определяет положение конкретного байта в странице.

*Таблица*, определяет смещение от начала конкретной таблицы страниц, перед использованием этого поля сдвигается влево на 2 разряда, получая таким образом 12-битную величину.

*Каталог*, определяет смещение от начала каталога страниц. Как и поле *таблица*, это поле сдвигается влево на 2 разряда для получения 12 битного значения.

# Формат элемента каталога страниц



Формат элемента каталога страниц и элемента таблицы страниц

И каталог страниц, и таблицы страниц содержат записи одинакового формата. Разница только в том, что в каталоге страниц поле *адрес* указывает на таблицу страниц, а в таблице страниц на начало собственно страницы. Имеются различия и наборе полей описателя.

Поле *Адрес*. Физический адрес страницы или линейный адрес таблицы страниц. Точнее 20 старших бит адреса, поскольку выравнивание на границу страницы (адреса кратные  $4K = 4096$ ) подразумевает равенство нулю младших 12 разрядов адреса.

Поле **OS**. Это поле не используется процессором. Операционная система может использовать его для хранения своей информации, например, статистической информации.

Поле **D**. Используется в таблице страниц. Устанавливается процессором в 1, когда в страницу выполняется запись. Для каталога страниц не определен.

Поле **A**. Используется и в каталоге страниц и в таблице страниц. Устанавливается процессором в 1, когда происходит обращение к странице или таблице страниц для чтения или записи.

Поле *PCD*. Запрещение кэширования страницы. Этот бит доступен только в процессорах начиная с 80486. В процессоре 80386 ДОЛЖЕН быть установлен в 0.

Поле *PWT*. Включение сквозной записи для кэшируемой страницы. Этот бит доступен только в процессорах начиная с 80486. В процессоре 80386 ДОЛЖЕН быть установлен в 0.

Поле *U/S*. Пользователь/супервизор. Если установлен, то к странице или таблице страниц разрешен доступ задач с уровнем защиты 3 (самый низкий уровень). Это поле, совместно с полем *R/W*, обеспечивает простейшую двухуровневую защиту памяти, дополнительно к защите, обеспечиваемой сегментным преобразованием.

Поле *R/W*. Запись/чтение. Определяет права доступа к странице для пользователя. Если бит *U/S* установлен, то нуль бита *R/W* разрешает только читать страницу, а единица еще и записывать.


Поле *P*. Бит присутствия. Если установлен, то страница присутствует в памяти. Если сброшен, то страница выгружена на диск, и остальные 31 разряд могут использоваться произвольным образом, например, для хранения начального номера сектора расположения страницы на диске.



# Формат регистра CR3


Местоположение каталога страниц в памяти определяется регистром CR3.

*Физический адрес каталога страниц* содержит старшие 20 разрядов физического адреса каталога в оперативной памяти.



Формат регистра CR3

# Страничное преобразование



# Страничная трансляция адреса

выполняется в два этапа (этап сегментного преобразования не учитывается!).

*На первом этапе*, через запись в каталоге страниц, извлекается адрес соответствующей таблицы страниц.

На втором этапе, через запись в таблице страниц, извлекается адрес страничного кадра в физической памяти, к адресу страничного кадра прибавляется смещение, в результате получается адрес конкретного байта. Это уже *физический адрес*.

# *Страничная трансляция адреса*

Как и для сегментного преобразования адреса, для страничной трансляции используются специальные решения для сокращения времени доступа.

Это так называемый *ассоциативный буфер преобразования TLB*.

Он удовлетворяет большинство запросов на считывание из таблиц страниц.